最新资讯：英特尔今天宣布开始向参与早期使用计划的客户出货第一批英特尔® Agilex™ FPGA，包括科罗拉多工程公司、Mantaro Networks、微软和 Silicom。上述客户将使用 Agilex FPGA 为网络、5G 和加速数据分析开发先进的解决方案。
英特尔® Agilex™ FPGA
英特尔高级副总裁兼网络与自定义逻辑事业部总经理 Dan McNamara 表示：“英特尔 Agilex FPGA 系列产品源自英特尔广泛的创新和技术领导力，包括架构、封装、制程技术、开发工具以及利用 eASIC 技术降低功耗的快速路径。这些无与伦比的资产使得更高水平的异构计算、系统集成和处理器连接得以实现。利用即将到来的 Compute Express Link（CXL）技术，英特尔 Agilex FPGA 将成为首款为英特尔® 至强® 处理器提供缓存一致和低时延连接的 10 纳米 FPGA。”
重要意义：在以数据为中心、5G 驱动的时代，网络吞吐量必须提高，而时延必须降低。通过大幅提高性能1并降低固有的时延，英特尔 Agilex FPGA 提供了解决这些挑战所需的灵活性和敏捷性。英特尔 Agilex FPGA 可重新配置且功耗低2，拥有计算和高速接口功能，支持建设更智能、带宽更高的网络，并通过边缘、云和整个网络上的加速人工智能及其它分析功能帮助提供可操作的实时洞察。
微软公司 Azure 硬件系统部技术研究员 Doug Burger 表示：“在英特尔 Agilex FPGA 的开发过程中，微软一直与英特尔密切合作。我们计划在未来很多项目中使用该产品。英特尔 FPGA 已经为我们创造了巨大的价值，加速了 Azure 云服务、必应和其它数据中心服务中的实时人工智能、网络及其它应用或基础设施。我们期待继续与英特尔合作，为客户提供高质量云服务、大数据分析和超智能的网络搜索结果。”
独特之处：英特尔 Agilex 系列整合了多个创新的英特尔技术，包括基于英特尔 10 纳米制程技术的第二代 HyperFlex™ FPGA 架构，基于经过验证的英特尔嵌入式多芯片互连桥接技术（EMIB）的异构 3D 系统级封装（SiP）技术。这些先进技术让英特尔能够将模拟、内存、可定制计算、可定制 I/O ，英特尔 eASIC 设备模块和 FPGA 逻辑结构集成到一个芯片封装中。英特尔提供了一个可定制逻辑连续体，让开发者能够把自己的设计从 FPGA 无缝地迁移到结构化 ASIC。
英特尔 Agilex FPGA 提供创新功能，帮助加速未来的解决方案。创新要点包括：
- Compute Express Link：业内第一个支持即将推出的 Compute Express Link（CXL）技术的 FPGA，CXL 是一种面向未来英特尔® 至强® 可扩展处理器提供高速缓存和内存一致性的互连结构。
- 第二代 HyperFlex 架构：与英特尔® Stratix® 10 FPGA1相比，性能提升高达 40%，或总功耗降低 40%2。
- DSP 创新：唯一支持硬核 BFLOAT16 和高达 40 teraflops（FP16）数字信号处理（DSP）性能的 FPGA3。
- 第五代外设组件互连总线（PCIe）：相比第四代 PCIe，带宽更高。
- 收发器数据传输速度：为要求 400GE 及更高速度的高速网络支持最高 112Gbps 的数据传输速度。
- 高级内存：支持目前的 DDR4、未来的 DDR5、HBM 和英特尔® 傲腾™ 数据中心级持久内存。
针对英特尔 Agilex FPGA 的设计开发目前已经可以通过英特尔 Quartus Prime 设计软件获得，助力英特尔 FPGA、CPLD 和 SoC 获得最高的性能和生产力。
更多背景资料请参见英特尔 Agilex
附加条款：
有关英特尔 Agilex 的性能、功率和软件支持的更多细节：
1 性能比英特尔 Stratix 10 FPGA 最多高 40%。源自对一个设计套件样本的基准测试，对比了英特尔 Stratix 10 设备和英特尔 Agilex 设备的最高时钟速度（Fmax），使用了 Intel Quartus Prime 软件。平均来说，与在 Stratix 10 设备的最流行速度（-2速度级别）下运行相比，在英特尔 Agilex FPGA 的最高速度下运行的相同设计的最高时钟速度提高了 40%。测试于 2019 年 2 月进行。
2 与英特尔 Stratix 10 FPGAs 相比，总功耗降低了最多 40%。源自对一个设计套件样本的基准测试，对比了分别运行英特尔 Stratix 10 FPGA 和英特尔 Agilex FPGA 的相同设计的总功耗。英特尔 Stratix 10 FPGA 设计的功耗估计是来自英特尔 Stratix 10 Early Power Estimator；英特尔 Agilex FPGA 设计的功耗来自英特尔内部分析和架构仿真与建模。测试于 2019 年 2 月进行。
3 DSP的性能最高 40 TFLOPs（FP16 配置）。每个英特尔 Agilex DSP 模块在每个时钟周期可以执行两次 FP16 浮点运算（FLOPs）。FP16 配置下的总 FLOPs 计算方式：单个英特尔 Agilex FPGA 中提供的最多 DSP 模块数量乘以 2，再乘以模块最大时钟频率。
说明与免责声明：
如欲了解更多完整信息，请访问 www.intel.com/benchmarks。
性能结果基于截至配置中所述日期的测试，可能无法反映所有公开可用的安全更新。 详情见配置部分。任何产品或组件都无法保证绝对安全。
英特尔技术的功能和优势取决于系统配置，可能需要激活支持的硬件、软件或服务。实际性能可能因系统配置的不同而有所差异。请咨询您的系统制造商或零售商，也可登录 intel.cn 获取更多信息。
结果基于英特尔内部分析、架构模拟和建模评估或模拟得出，仅供参考。系统硬件、软件或配置的任何不同都可能影响实际性能。